CÔNG NGHỆ CHẾ TẠO LINH KIỆN ĐIỆN TỬ NANÔ

 

Đinh Sỹ Hiền, Trần Tiến Phức

Khoa Điện tử - Viễn thông, Trường Đại học Khoa học Tự Nhiên

 

Tóm tắt:

 

            Về mặt nguyên tắc có 2 cách cơ bản để chế tạo linh kiện nanô là những linh kiện có kích thước dưới 100nm. Cách thứ nhất dựa trên việc mở rộng công nghệ CMOS thông thường. Nó được gọi là tiếp cận trên - dưới (top-down)vì việc chế tạo bắt đầu từ mức wafer, làm khuôn bằng lithography và ăn mòn để thu được cấu trúc nanômet. Cách khác, việc chế tạo cấu trúc có kích thước nanô có thể bắt đầu từ những nguyên tử và phân tử riêng biệt để  nhận được cấu trúc nanô, cách này được gọi là tiếp cận dưới-lên (bottom-up). Trên thực tế, những tiếp cận lai đã được đề nghị sử dụng kết hợp với tiếp cậntop-down và bottom-up để thực hiện cấu trúc nanô. Ở đây chúng tôi trình bày những khâu cơ bản của công nghệ chế tạo linh kiện điện tử nanô là: lắng đọng, lithography và kỹ thuật lấy vật liệu.

 

 

 

 

 

 

 

 

 

TECHNOLOGY OF MANUFACTURING NANOELECTRONIC DEVICES

 

Đinh Sy Hien, Tran Tien Phuc

Faculty of Electronics & Telecommunication, University of Natural Sciences

 

Abstract:

 

            In principle, there are two main methods for fabricating nanoelectronic devices, whose size are less than 100nm. The first way of fabrication is based on theextension of conventional CMOS technology. It is known by top-down approach, because process beginning from wafer fabrication, making pattern by lithographi and etching process to obtain nanostructure. Another way of fabrication is beginning from arranging separated atoms or molecules to get nanostructure. It is called bottom-up approach. In fact there is proposed hybrid approach combined both top-down and bottom-up one in order to implement nanostructure. Here, we present major processes of fabricating nanoelectronic devices such as deposition, lithography and etching.